返回项目列表先看 GitHub
建议起步
分类：SoC 与子系统状态：编辑判断 · 实验阶段适合：研究人员
核心速览
- 版本边界：集成能力以本仓库锁定的 Ara 与平台版本为准，不能自动继承新版上游 Ara 或 RVV 的全部能力
- 来源：结合 PULP Ara 向量处理器与 Princeton OpenPiton 基础设施
- 拓扑：四个 RISC-V 向量核心通过 OpenPiton 连接
- 计算范围：包含面向 DNN 推理的低精度运算
- 工具链：需要支持向量扩展的 RISC-V LLVM 编译器
- 仿真：VCS 与 ModelSim/QuestaSim 流程依赖外部商业工具
17星标
7分叉
Assembly仓库主要语言（GitHub）
分类
SoC 与子系统
标签
OpenHWRISC-VSoCOpenPitonMulti-CoreAPUHPCResearch
适合人群
研究人员
贡献活跃度低活跃度
16
贡献者
0
待处理 Issues
0
近期提交（4 周）
3
开放中 PR
数据更新于 2026年10月12日
知识库
2 篇论文
已核实的产业采用、贡献方与技术血缘、教学使用、演讲资料、技术文章及生态关联会依据具名来源逐步补充。
相关项目
CVA6
CVA6 是可配置的六级顺序执行 CORE-V 处理器家族，覆盖 32 位与 64 位嵌入式及应用级系统。现有 RTL 已包含 CV32A60X 等单发射配置和 CV32A65X 等双发射配置。指令集扩展、特权级和虚拟内存能力取决于所选配置：应用级配置可运行 Linux，而嵌入式 CV32A60X、CV32A65X 配置不包含 MMU 或 S/U 模式。仓库汇集处理器 RTL、验证环境、FPGA 集成与文档，适合核心选型、微架构研究，以及通过 CV-X-IF 探索自定义扩展。
CV-MESH
CV-MESH 是一个早期阶段的 OpenHW 缓存一致性与互连组件仓库，其技术背景与 OpenPiton 相关。公开源码树包含 bridge、L1.5/L2 缓存逻辑和片上网络模块，相关 OpenHW 平台也在多核集成中使用 CV-MESH。由于仓库仍缺少顶层文档，它目前更适合有经验的工程师沿现有 RTL 追踪实现；拓扑、支持规模、协议细节和成熟度尚不能依据稳定的公开规范进行判断。