返回项目列表先看 GitHub
建议起步
分类：IP 组件状态：编辑判断 · 实验阶段适合：研究人员
核心速览
- 定位：与 OpenPiton 相关的缓存一致性框架
- 公开源码树：bridges、include、l15、l2 和 noc 目录
- 文档限制：缺少顶层项目介绍与稳定公开规范
- 证据边界：拓扑、协议、支持规模和成熟度尚无充分公开依据
- 相关平台：CVA6 Platform 与 CORE-V Polara APU 提供 OpenPiton/CV-MESH 集成背景
延伸资源
3星标
0分叉
Verilog仓库主要语言（GitHub）
分类
IP 组件
标签
OpenHWRISC-VIPNoCInterconnectMeshMulti-CoreVerilog
适合人群
研究人员
贡献活跃度低活跃度
8
贡献者
0
待处理 Issues
0
近期提交（4 周）
0
开放中 PR
数据更新于 2026年10月12日
知识库
1 篇论文
OpenPiton: An Open Source Manycore Research Framework
J. Balkind et al.
ASPLOS (ACM International Conference on Architectural Support for Programming Languages and Operating Systems), 2016
查看论文已核实的产业采用、贡献方与技术血缘、教学使用、演讲资料、技术文章及生态关联会依据具名来源逐步补充。
相关项目
CORE-V Polara APU
CORE-V Polara APU 是一套多核向量处理研究平台，将 Ara 的向量处理工作与 OpenPiton 多核基础设施结合。公开配置连接四个 RISC-V 向量核心，并包含与 DNN 推理相关的低精度运算能力。该仓库主要面向研究向量与多核系统的用户；复现实验流程需要支持向量扩展的 RISC-V LLVM 工具链以及相应商业仿真器。
CVA6
CVA6 是可配置的六级顺序执行 CORE-V 处理器家族，覆盖 32 位与 64 位嵌入式及应用级系统。现有 RTL 已包含 CV32A60X 等单发射配置和 CV32A65X 等双发射配置。指令集扩展、特权级和虚拟内存能力取决于所选配置：应用级配置可运行 Linux，而嵌入式 CV32A60X、CV32A65X 配置不包含 MMU 或 S/U 模式。仓库汇集处理器 RTL、验证环境、FPGA 集成与文档，适合核心选型、微架构研究，以及通过 CV-X-IF 探索自定义扩展。