返回项目列表先看文档交互式项目导览 · 示范课CVA6：能力、系统与工程证据
CVA6 是可配置的六级顺序执行 CORE-V 处理器家族，覆盖 32 位与 64 位嵌入式及应用级系统。现有 RTL 已包含 CV32A60X 等单发射配置和 CV32A65X 等双发射配置。指令集扩展、特权级和虚拟内存能力取决于所选配置：应用级配置可运行 Linux，而嵌入式 CV32A60X、CV32A65X 配置不包含 MMU 或 S/U 模式。仓库汇集处理器 RTL、验证环境、FPGA 集成与文档，适合核心选型、微架构研究，以及通过 CV-X-IF 探索自定义扩展。
建议起步
分类：处理器核心状态：OpenHW · 维护中适合：工程师
核心速览
- 架构：六级顺序执行家族；本次核查的 RTL 中，CV32A60X 为单发射，CV32A65X 为双发射
- 配置边界：指令集扩展、S/U 特权级、MMU、TLB 和页表遍历能力均取决于配置，并非整个家族统一具备
- 嵌入式实例：CV32A60X、CV32A65X 均关闭 MMU、S/U 模式和 A 扩展；运行 Linux 需要选择相应的应用级配置
- 成熟度：CV32A60X v5.3 已达到 OpenHW TRL-5，其他配置需要分别确认成熟度，不能以家族整体代替
- 配套资源：用户手册、验证环境、FPGA APU、教程、CV-X-IF 支持及微架构性能模型
延伸资源
3,154星标
1,036分叉
Assembly仓库主要语言（GitHub）
分类
处理器核心
标签
OpenHWRISC-VCoreEmbedded-classApplication-classArianeASICCPUFPGARV64GC
适合人群
工程师研究人员贡献者
架构 / 侧重点
嵌入式级应用级
贡献活跃度中等活跃
216
贡献者
246
待处理 Issues
5
近期提交（4 周）
38
开放中 PR
数据更新于 2026年10月12日
知识库
5 篇论文
The Cost of Application-Class Processing: Energy and Performance Analysis of a Linux-Ready 1.7-GHz 64-Bit RISC-V Core in 22-nm FDSOI Technology
Florian Zaruba, Luca Benini
IEEE Transactions on VLSI Systems, 2019
查看论文OpenPiton+Ariane: The First Open-Source, SMP Linux-booting RISC-V System Scaling From One to Many Cores
Jonathan Balkind et al.
Computer Architecture Research with RISC-V Workshop (CARRV), 2019
查看论文Culsans: An Efficient Snoop-based Coherency Unit for the CVA6 Open Source RISC-V application processor
Riccardo Tedeschi et al.
arXiv preprint, 2024
查看论文CVA6-VMRT: A Modular Approach Towards Time-Predictable Virtual Memory in a 64-bit Application Class RISC-V Processor
Christopher Reinwardt et al.
arXiv preprint, 2025
查看论文Occamy: A 432-Core 28.1 DP-GFLOP/s/W 83% FPU Utilization Dual-Chiplet, Dual-HBM2E RISC-V-Based Accelerator for Stencil and Sparse Linear Algebra Computations with 8-to-64-bit Floating-Point Support in 12nm FinFET
Gianna Paulin, Paul Scheffler, Thomas Benz, et al.
2024 IEEE Symposium on VLSI Technology and Circuits, 2024
查看论文已核实的产业采用、贡献方与技术血缘、教学使用、演讲资料、技术文章及生态关联会依据具名来源逐步补充。
相关项目
CORE-V Verification
core-v-verif 是 CORE-V 处理器共享的功能验证基础设施，汇集可复用 UVM 组件、仿真 Makefile、验证库、工具脚本、第三方依赖及 DV 计划，并设有 CV32E40P、CV32E40X、CV32E40S 的专用目录。验证工程师可以先了解共用方法，再选择对应核心的流程。验证 CVA6 应进入 CVA6 仓库自身的 verif 目录：当前 core-v-verif 源码树没有 CVA6 专用目录，但 CVA6 相关环境可以复用其中的共享组件。
CVFPU
CVFPU（FPnew）是一款可参数化的 SystemVerilog 浮点单元，面向处理器与加速器。当前内置 FP32、FP64、FP16、FP8 和 FP16ALT 格式，可配置运算集合、流水线方式及 packed SIMD。其他指数和尾数位宽需要扩展格式定义，并检查受影响的运算与验证覆盖；binary128 不是现成可选的内置格式。它既适合常规 RISC-V 浮点计算，也适合混合精度研究。项目目标是实现 IEEE 754-2008 行为，但可选 PULP DivSqrt 实现在部分场景存在舍入和 inexact 标志限制。
CV-HPDCache
CV-HPDCache 是一款面向 RISC-V 核心与加速器的可配置高性能 L1 数据缓存控制器。它采用多请求者、non-blocking 架构，可同时保持多笔读写请求，让互不重叠的访问乱序执行，并支持 write-through 或 write-back 策略以及 RISC-V 缓存管理和原子操作。该 IP 适合 SoC 与微架构工程师复用；CVA6 提供了具体集成路径，而验证环境的限制需要同时查看独立的 cv-hpdcache-verif 项目。
CV-X-IF (eXtension Interface)
CV-X-IF（CORE-V eXtension Interface）规定自定义协处理器及指令集扩展如何接入 RISC-V CPU。基本通道分别处理压缩指令、指令发射、寄存器操作数、提交控制与结果，使加速逻辑可以保留在主处理器流水线之外。访存与访存结果通道是可选能力，取决于规范版本和处理器实现。集成时应核对两端支持的协议，而不能假设所有 CV-X-IF 实现可直接互换；它是接口规范，不是现成加速器，也不是实现任意控制流或特权扩展的通用机制。
CV-MESH
CV-MESH 是一个早期阶段的 OpenHW 缓存一致性与互连组件仓库，其技术背景与 OpenPiton 相关。公开源码树包含 bridge、L1.5/L2 缓存逻辑和片上网络模块，相关 OpenHW 平台也在多核集成中使用 CV-MESH。由于仓库仍缺少顶层文档，它目前更适合有经验的工程师沿现有 RTL 追踪实现；拓扑、支持规模、协议细节和成熟度尚不能依据稳定的公开规范进行判断。
CVA6-Safe
CVA6-Safe 是一套实验性的 CVA6 子系统，可工作在双核锁步模式，也可将两个核心拆分为独立运行。锁步模式加入比较式故障检测和缓存错误检测/纠正；split 模式则关闭这些保护，以普通双核非对称多处理方式运行。该项目适合研究容错 RISC-V 架构的工程师，但公开设计文档仍不完整，仓库也没有声明获得 ISO 26262 认证。
CORE-V Polara APU
CORE-V Polara APU 是一套多核向量处理研究平台，将 Ara 的向量处理工作与 OpenPiton 多核基础设施结合。公开配置连接四个 RISC-V 向量核心，并包含与 DNN 推理相关的低精度运算能力。该仓库主要面向研究向量与多核系统的用户；复现实验流程需要支持向量扩展的 RISC-V LLVM 工具链以及相应商业仿真器。
CVA6 SDK
CVA6 SDK 是为 CVA6 FPGA 系统生成完整可启动 Linux 镜像的 Buildroot 路线。一次构建会协调 RISC-V 工具链、OpenSBI、U-Boot 与设备树、Linux 内核、initramfs 和根文件系统，并打包成可写入 SD 卡的镜像。需要在 Genesys 2 或 Agilex 7 上启动 32 位/64 位 CVA6 的用户可以优先从这里开始；已经采用 Yocto 的团队则应同时比较 meta-cva6-yocto。