返回项目列表先看 GitHub
core-v-verif 是 CORE-V 处理器共享的功能验证基础设施，汇集可复用 UVM 组件、仿真 Makefile、验证库、工具脚本、第三方依赖及 DV 计划，并设有 CV32E40P、CV32E40X、CV32E40S 的专用目录。验证工程师可以先了解共用方法，再选择对应核心的流程。验证 CVA6 应进入 CVA6 仓库自身的 verif 目录：当前 core-v-verif 源码树没有 CVA6 专用目录，但 CVA6 相关环境可以复用其中的共享组件。
建议起步
分类：验证工具状态：编辑判断 · 维护中适合：工程师
核心速览
- 范围：CORE-V 家族共享的功能验证项目，并非单核心 testbench
- 核心环境：包含 CV32E40P、CV32E40X、CV32E40S 目录；CVA6 验证入口位于 CVA6 仓库的 verif 目录
- 共享资产：仿真 Makefile、验证库、工具、第三方组件、DV 计划和编码规范
- 依赖管理：支持 Bender，并可被 cvfpu-uvm 等项目作为依赖使用
- 入门路径：先完成 CORE-V-VERIF Quick Start Guide，再选择具体核心流程
延伸资源
728星标
326分叉
Assembly仓库主要语言（GitHub）
分类
验证工具
标签
OpenHWRISC-VVerificationUVM TestbenchSystemVerilogUVMCoverageRegressionIndustrial-GradeTestbench
适合人群
工程师研究人员贡献者
验证类型
UVM 测试平台
贡献活跃度低活跃度
75
贡献者
133
待处理 Issues
1
近期提交（4 周）
27
开放中 PR
数据更新于 2026年10月12日
已核实的产业采用、贡献方与技术血缘、教学使用、演讲资料、技术文章及生态关联会依据具名来源逐步补充。
相关项目
CV32E40P
CV32E40P 是一款紧凑的四级顺序执行 32 位 RISC-V 核心，面向嵌入式和 MCU 级系统。它以 RV32IMC 为基础，可选浮点能力，并加入用于提高代码密度、DSP 类运算性能和能效的 PULP 自定义扩展。该项目拥有较完整的文档、成熟的 v1 版本以及共享的 CORE-V 验证流程，既适合学习一款面向工程应用的嵌入式核心，也适合进行小型 SoC 集成与扩展研究。
CV32E40X
CV32E40X 是一款面向计算型嵌入式系统的紧凑四级顺序执行 32 位 RISC-V 核心。它最突出的能力是 CORE-V-XIF：设计者可以把自定义指令放在外部协处理器中实现，而不必直接修改 CPU 流水线内部逻辑。该核心适合研究领域专用加速与指令扩展集成，但使用者也应了解，它目前被视为技术上较成熟，却没有继续朝 TRL-5 目标推进。
CV32E40S
CV32E40S 是一款面向安全型嵌入式系统的紧凑四级顺序执行 32 位 RISC-V 核心。它沿用 CV32E40P 技术路线，并增加 Machine/User 特权模式、增强型物理内存保护、抗篡改机制和 Xsecure 扩展。该项目适合评估重视隔离与保护能力的 MCU 设计；它关注的是安全防护，并不是 CVA6-Safe 所代表的锁步与容错方案。
CVA6
CVA6 是可配置的六级顺序执行 CORE-V 处理器家族，覆盖 32 位与 64 位嵌入式及应用级系统。现有 RTL 已包含 CV32A60X 等单发射配置和 CV32A65X 等双发射配置。指令集扩展、特权级和虚拟内存能力取决于所选配置：应用级配置可运行 Linux，而嵌入式 CV32A60X、CV32A65X 配置不包含 MMU 或 S/U 模式。仓库汇集处理器 RTL、验证环境、FPGA 集成与文档，适合核心选型、微架构研究，以及通过 CV-X-IF 探索自定义扩展。