返回项目列表先看 GitHub
建议起步
分类：处理器核心状态：OpenHW · 成熟适合：工程师
核心速览
- 架构：32 位、四级流水、顺序执行的嵌入式 RISC-V 核心
- 指令集选项：RV32I 或 RV32E、M 或 Zmmul、压缩与位操作扩展，并可选原子指令支持
- 扩展方式：通过 CORE-V-XIF 将自定义指令卸载到外部协处理器
- 来源：由 CV32E40P 及更早的 PULP RI5CY 技术路线演进而来
- 成熟度：实现已较成熟，但当前未继续推进 TRL 目标，也尚未达到 TRL-5
延伸资源
284星标
75分叉
SystemVerilog仓库主要语言（GitHub）
分类
处理器核心
标签
OpenHWRISC-VCoreEmbedded-classCompute ExtensionsX-InterfaceCoprocessorSystemVerilogCustom Extensions
适合人群
工程师研究人员贡献者
架构 / 侧重点
嵌入式级
贡献活跃度低活跃度
43
贡献者
38
待处理 Issues
0
近期提交（4 周）
8
开放中 PR
数据更新于 2026年10月12日
已核实的产业采用、贡献方与技术血缘、教学使用、演讲资料、技术文章及生态关联会依据具名来源逐步补充。
相关项目
CV32E40P
CV32E40P 是一款紧凑的四级顺序执行 32 位 RISC-V 核心，面向嵌入式和 MCU 级系统。它以 RV32IMC 为基础，可选浮点能力，并加入用于提高代码密度、DSP 类运算性能和能效的 PULP 自定义扩展。该项目拥有较完整的文档、成熟的 v1 版本以及共享的 CORE-V 验证流程，既适合学习一款面向工程应用的嵌入式核心，也适合进行小型 SoC 集成与扩展研究。
CV32E40S
CV32E40S 是一款面向安全型嵌入式系统的紧凑四级顺序执行 32 位 RISC-V 核心。它沿用 CV32E40P 技术路线，并增加 Machine/User 特权模式、增强型物理内存保护、抗篡改机制和 Xsecure 扩展。该项目适合评估重视隔离与保护能力的 MCU 设计；它关注的是安全防护，并不是 CVA6-Safe 所代表的锁步与容错方案。
CV32E40X Design Verification
cv32e40x-dv 是 CV32E40X 的专用设计验证环境。它将测试软件编译、UVM 基础设施、仿真、顶层 testbench、测试用例和形式验证分别组织，使工程师可以从一项 RTL 修改快速定位到相应验证区域。验证核心本体或自定义扩展接口时，应将它与 CV32E40X RTL 仓库和 core-v-verif 的共享组件配合使用。
CORE-V Verification
core-v-verif 是 CORE-V 处理器共享的功能验证基础设施，汇集可复用 UVM 组件、仿真 Makefile、验证库、工具脚本、第三方依赖及 DV 计划，并设有 CV32E40P、CV32E40X、CV32E40S 的专用目录。验证工程师可以先了解共用方法，再选择对应核心的流程。验证 CVA6 应进入 CVA6 仓库自身的 verif 目录：当前 core-v-verif 源码树没有 CVA6 专用目录，但 CVA6 相关环境可以复用其中的共享组件。