返回项目列表先看 GitHub
CV-X-IF（CORE-V eXtension Interface）规定自定义协处理器及指令集扩展如何接入 RISC-V CPU。基本通道分别处理压缩指令、指令发射、寄存器操作数、提交控制与结果，使加速逻辑可以保留在主处理器流水线之外。访存与访存结果通道是可选能力，取决于规范版本和处理器实现。集成时应核对两端支持的协议，而不能假设所有 CV-X-IF 实现可直接互换；它是接口规范，不是现成加速器，也不是实现任意控制流或特权扩展的通用机制。
建议起步
分类：IP 组件状态：编辑判断 · 维护中适合：工程师
核心速览
- 产物类型：带版本管理的接口规范，不是处理器核心或具体加速器
- 用途：将自定义协处理器与 ISA 扩展连接到现有 RISC-V 处理器
- 协议结构：包含 compressed、issue、register、commit、result 通道；memory 与 memory-result 通道可选，需检查具体实现
- 文档：使用 reStructuredText/Sphinx，并发布在 OpenHW 文档站点
- 版本管理：通过 Git tag 与 setuptools_scm 生成语义化版本
延伸资源
95星标
31分叉
SystemVerilog仓库主要语言（GitHub）
分类
IP 组件文档
标签
OpenHWRISC-VIPDocumentationExtension InterfaceCoprocessorExtensionInterfaceSystemVerilogAccelerator
适合人群
工程师研究人员贡献者
贡献活跃度低活跃度
11
贡献者
20
待处理 Issues
0
近期提交（4 周）
3
开放中 PR
数据更新于 2026年10月12日
已核实的产业采用、贡献方与技术血缘、教学使用、演讲资料、技术文章及生态关联会依据具名来源逐步补充。
相关项目
CV32E40X
CV32E40X 是一款面向计算型嵌入式系统的紧凑四级顺序执行 32 位 RISC-V 核心。它最突出的能力是 CORE-V-XIF：设计者可以把自定义指令放在外部协处理器中实现，而不必直接修改 CPU 流水线内部逻辑。该核心适合研究领域专用加速与指令扩展集成，但使用者也应了解，它目前被视为技术上较成熟，却没有继续朝 TRL-5 目标推进。
CVA6
CVA6 是可配置的六级顺序执行 CORE-V 处理器家族，覆盖 32 位与 64 位嵌入式及应用级系统。现有 RTL 已包含 CV32A60X 等单发射配置和 CV32A65X 等双发射配置。指令集扩展、特权级和虚拟内存能力取决于所选配置：应用级配置可运行 Linux，而嵌入式 CV32A60X、CV32A65X 配置不包含 MMU 或 S/U 模式。仓库汇集处理器 RTL、验证环境、FPGA 集成与文档，适合核心选型、微架构研究，以及通过 CV-X-IF 探索自定义扩展。