OpenHW Explorer
项目探索学习中心资源库资讯关于
GitHub
首页项目CV32E41P
返回项目列表

CV32E41P

已归档GitHub 仓库信号

CV32E41P 是一款由 CV32E40P 派生的四级顺序执行 32 位 RISC-V 原型核心，目前仓库已经归档。它主要用于探索 Zfinx、Zce 与 Xpulp 自定义扩展的实现，OpenHW 将其记录为 TRL-3 概念验证，而不是面向量产的目标。该仓库仍适合研究相关扩展的历史实现，但新的产品设计应优先选择仍在维护的 CORE-V 核心。

已核验资料官方来源核对日期 2026-07-165 个来源主要来源
还有 4 个来源
来源 2来源 3来源 4来源 5

建议起步

分类：处理器核心状态：GitHub · 已归档适合：研究人员
先看 GitHub

核心速览

  • 架构：32 位、四级流水、顺序执行的 RISC-V 核心
  • 指令集重点：RV32IM，可选 F 或 Zfinx，并包含压缩/Zce 与 Xpulp 自定义扩展工作
  • 目的：用于探索 Zfinx 和 Zce 的原型实现
  • 成熟度：以 TRL-3 概念验证完成，不面向量产设备
  • 仓库状态：GitHub 已归档

延伸资源

CV32E41P documentation sources项目源码或配套资料CORE-V family and release table项目源码或配套资料CORE-V verification environment项目源码或配套资料
27星标
10分叉
SystemVerilog仓库主要语言（GitHub）
在 GitHub 查看

分类

处理器核心

标签

OpenHWRISC-VCoreEmbedded-classArchivedPrototypeSystemVerilogZfinxZce

适合人群

研究人员

架构 / 侧重点

嵌入式级

贡献活跃度低活跃度

35

贡献者

9

待处理 Issues

0

近期提交（4 周）

2

开放中 PR

数据更新于 2026年10月12日

已核实的产业采用、贡献方与技术血缘、教学使用、演讲资料、技术文章及生态关联会依据具名来源逐步补充。

相关项目

CV32E40P

CV32E40P 是一款紧凑的四级顺序执行 32 位 RISC-V 核心，面向嵌入式和 MCU 级系统。它以 RV32IMC 为基础，可选浮点能力，并加入用于提高代码密度、DSP 类运算性能和能效的 PULP 自定义扩展。该项目拥有较完整的文档、成熟的 v1 版本以及共享的 CORE-V 验证流程，既适合学习一款面向工程应用的嵌入式核心，也适合进行小型 SoC 集成与扩展研究。

CV32E40S

CV32E40S 是一款面向安全型嵌入式系统的紧凑四级顺序执行 32 位 RISC-V 核心。它沿用 CV32E40P 技术路线，并增加 Machine/User 特权模式、增强型物理内存保护、抗篡改机制和 Xsecure 扩展。该项目适合评估重视隔离与保护能力的 MCU 设计；它关注的是安全防护，并不是 CVA6-Safe 所代表的锁步与容错方案。

OpenHW Explorer
许可说明项目 GitHub反馈 ↗OpenHW GitHubOpenHW Foundation 网站文档中心
Alex ChenLinkedIn
[email protected]

OpenHW Explorer 是独立社区项目，并非 OpenHW Foundation 官方网站。