返回项目列表先看 GitHub
建议起步
分类：IP 组件状态：编辑判断 · 成熟适合：工程师
核心速览
- 集成边界：应匹配目标核心与外设实际实现的 OBI 版本，不能用最新规范自动替代已有核心的接口约定
- 产物类型：带版本的总线协议规范，不是 RTL
- 已发布文档：仓库包含 OBI v1.0 至 v1.6.0
- CORE-V 使用场景：CV32E40P、CV32E20 等核心的取指与数据存储接口
- 实现边界：具体协议逻辑和验证 agent 位于使用 OBI 的核心与 DV 仓库
延伸资源
22星标
3分叉
分类
IP 组件文档
标签
OpenHWRISC-VIPDocumentationBus InterfaceSpecificationOBI
适合人群
工程师
贡献活跃度低活跃度
2
贡献者
0
待处理 Issues
0
近期提交（4 周）
0
开放中 PR
数据更新于 2026年10月12日
已核实的产业采用、贡献方与技术血缘、教学使用、演讲资料、技术文章及生态关联会依据具名来源逐步补充。
相关项目
CV32E40P
CV32E40P 是一款紧凑的四级顺序执行 32 位 RISC-V 核心，面向嵌入式和 MCU 级系统。它以 RV32IMC 为基础，可选浮点能力，并加入用于提高代码密度、DSP 类运算性能和能效的 PULP 自定义扩展。该项目拥有较完整的文档、成熟的 v1 版本以及共享的 CORE-V 验证流程，既适合学习一款面向工程应用的嵌入式核心，也适合进行小型 SoC 集成与扩展研究。
CVE2 (CV32E20)
CVE2 是 OpenHW 的低复杂度嵌入式核心家族，目前主要由两级流水的 CV32E20 代表。该核心采用 32 位顺序执行设计，支持 RV32I 或 RV32E 及压缩指令，乘除法实现可配置，适合面积和能耗优先于峰值性能的控制型系统。学生可以借它理解精简的现代处理器流水线；工程使用则应结合 cv32e20-dv 与共享的 core-v-verif 基础设施开展验证。
CV32E20 Design Verification
cv32e20-dv 是 CV32E20/CVE2 的专用设计验证环境。它包含针对这款两级流水小核心的 SystemVerilog environment、BSP、testbench，以及 C 或汇编测试程序，同时复用 core-v-verif 中的通用 agent 和基础设施。参与 CVE2 开发的工程师应在这里处理核心专用测试，并通过共享的 CORE-V-VERIF 指南完成工具与环境的初始配置。