返回项目列表先看 GitHub
CVA6 Platform 是一套较早期的多核 CVA6 与 CV-MESH 系统，建立在 OpenPiton 之上，用于软件测试和回归。项目提供预编译的 Genesys 2 bitstream 与 Fedora 镜像，也记录了从 FPGA 硬件到 OpenSBI、U-Boot 和 Linux 的完整重建路径。若需要复现这套特定的 OpenPiton 平台，该仓库仍有价值；对于新的单核或持续维护项目，当前 CVA6 仓库与 SDK 通常是更合适的起点。
建议起步
分类：SoC 与子系统状态：编辑判断 · 近期低活跃适合：研究人员
核心速览
- 用途：面向软件测试与回归的多核 CVA6 + CV-MESH 平台
- 快速体验：提供预编译 Genesys 2 bitstream 和 Fedora 镜像
- 硬件基础：Princeton OpenPiton 及其中的 CVA6/Ariane tile
- 启动栈：OpenSBI firmware payload、U-Boot 与 Linux 内核/镜像
- 维护状态：最近记录的推送时间为 2023 年 11 月，项目标为非活跃
延伸资源
16星标
5分叉
分类
SoC 与子系统
标签
OpenHWRISC-VSoCMulti-CoreCV-MESHOpenPitonFPGA
适合人群
研究人员工程师
贡献活跃度低活跃度
5
贡献者
3
待处理 Issues
0
近期提交（4 周）
0
开放中 PR
数据更新于 2026年10月12日
已核实的产业采用、贡献方与技术血缘、教学使用、演讲资料、技术文章及生态关联会依据具名来源逐步补充。
相关项目
CVA6
CVA6 是可配置的六级顺序执行 CORE-V 处理器家族，覆盖 32 位与 64 位嵌入式及应用级系统。现有 RTL 已包含 CV32A60X 等单发射配置和 CV32A65X 等双发射配置。指令集扩展、特权级和虚拟内存能力取决于所选配置：应用级配置可运行 Linux，而嵌入式 CV32A60X、CV32A65X 配置不包含 MMU 或 S/U 模式。仓库汇集处理器 RTL、验证环境、FPGA 集成与文档，适合核心选型、微架构研究，以及通过 CV-X-IF 探索自定义扩展。
CV-MESH
CV-MESH 是一个早期阶段的 OpenHW 缓存一致性与互连组件仓库，其技术背景与 OpenPiton 相关。公开源码树包含 bridge、L1.5/L2 缓存逻辑和片上网络模块，相关 OpenHW 平台也在多核集成中使用 CV-MESH。由于仓库仍缺少顶层文档，它目前更适合有经验的工程师沿现有 RTL 追踪实现；拓扑、支持规模、协议细节和成熟度尚不能依据稳定的公开规范进行判断。
CORE-V Polara APU
CORE-V Polara APU 是一套多核向量处理研究平台，将 Ara 的向量处理工作与 OpenPiton 多核基础设施结合。公开配置连接四个 RISC-V 向量核心，并包含与 DNN 推理相关的低精度运算能力。该仓库主要面向研究向量与多核系统的用户；复现实验流程需要支持向量扩展的 RISC-V LLVM 工具链以及相应商业仿真器。